기업·IT

"1나노 차이가 초격차 만든다" 삼성 양산 앞둔 '3나노 반도체'는?

김우현 기자
입력 2022/06/29 18:12
수정 2022/06/29 21:39
571007 기사의 0번째 이미지 이미지 크게 보기

삼성전자 평택캠퍼스. [사진 출처 = 연합뉴스]

삼성전자가 세계 최초로 3나노 반도체 양산에 돌입한다고 알려지면서 관련 기술에 관심이 쏠리고 있다.

29일 업계에 따르면 삼성전자는 오는 30일 3나노미터(nm) 공정이 적용된 게이트올어라운드(GAA) 기반의 반도체 양산을 시작한다. 기존 7나노미터 핀펫(FinFET) 공정으로 만든 반도체보다 성능이 좋고, 소비 전력은 낮아 파운드리(반도체 위탁생산) 업계 1위인 대만 TSMC를 따라 잡을 첨병이 될 것으로 기대되고 있다.

1나노미터는 '10억분의 1m'로, 머리카락 굵기의 10만분의 1 정도의 길이를 나타낸다. 3나노는 반도체에 그릴 수 있는 전기 회로의 선폭이 3나노미터라는 뜻이다.

일반적으로 선폭이 줄어 회로의 간격이 미세해지면 반도체 성능이 높아지고 소비 전력이 줄어들고, 같은 웨이퍼(반도체 원판)에서 더 많은 반도체를 만들어낼 수 있으므로 생산 효율도 높아진다.

571007 기사의 1번째 이미지 이미지 크게 보기

핀펫 공정과 게이트올어라운드(GAA) 공정의 차이를 나타낸 그림. [자료 출처 = 삼성전자]

하지만 선폭만 줄이는 게 다가 아니다.


반도체가 작아지면 전류 흐름을 제어하는 트랜지스터의 크기도 함께 작아져야 하는데 4나노 이하부터는 핀펫 공정으로 만든 트랜지스터가 제 역할을 못 하기 때문이다.

트랜지스터는 스위치 역할을 하는 '게이트'와 전류가 흐르는 '채널'로 이뤄져 있는데 게이트에 전압을 걸어주면 채널에 전류가 흐르게 된다. 트랜지스터의 크기를 줄일 경우 게이트가 전류를 제대로 제어하지 못해 전류가 누설되는 등 문제가 발생한다.

이때 게이트와 채널이 닿는 면적을 넓히면 게이트의 채널 조정 능력을 개선할 수 있다. 5나노 반도체까지는 게이트와 채널이 위·왼쪽·오른쪽 3개 면에서 닿는 핀펫 공정이 쓰였는데 4나노 이하에서는 효과가 떨어져 수율(양품 비율) 관리가 어려웠다.

삼성전자는 이를 극복하기 위해 3나노 반도체에 GAA 공정을 도입할 예정이다.


GAA 공정은 게이트가 채널을 전방위로 감싸 상하좌우 4개 면에서 맞닿도록 한 기술로, 게이트의 채널 조정 능력을 극대화할 수 있는 한편 반도체의 동작 전압 또한 낮출 수 있다.

삼성전자에 따르면 GAA기반 3나노 반도체는 핀펫 기반의 7나노 반도체 대비 소비 전력은 약 50% 절감되고, 성능은 30%가량 개선되며 필요 공간도 45%나 줄일 수 있다.

571007 기사의 2번째 이미지 이미지 크게 보기

지난달 20일 윤석열 대통령과 조 바이든 미국 대통령이 경기도 평택시 삼성전자 반도체공장을 방문해 이재용 부회장의 안내를 받으며 공장을 시찰하고 있다. [사진 출처 = 연합뉴스]

삼성전자는 지난 20년 동안 GAA 기술에 투자하며 '4나노의 벽'을 넘기 위해 달려왔다. 그만큼 반도체 업계에서 중요한 기술인데 지난달 20일 윤석열 대통령과 조 바이든 미국 대통령이 삼성전자 평택 공장을 방문했을 때도 이재용 삼성전자 부회장은 3나노 반도체 시제품을 직접 소개한 것도 이같은 맥락에서다.

업계는 삼성전자가 GAA 기반의 3나노 반도체를 정상적으로 양산한다면 파운드리(반도체 위탁생산) TSMC를 추격의 발판을 마련할 수 있을 것으로 보고 있다. TSMC는 올 하반기에 핀펫 기반 3나노 반도체를 양산할 예정인 것으로 알려졌다.

한편 삼성전자는 3나노 반도체 양산을 시작으로 내년에는 3나노 2세대, 2025년에는 GAA 기반 2나노 공정 양산에 착수할 방침이다.

[김우현 매경닷컴 기자]
[ⓒ 매일경제 & mk.co.kr, 무단전재 및 재배포 금지]